Cadence Design Systems acaba de anunciar el primer controlador de memoria DDR4 del mundo fabricado con la tecnología de 28nm. El chip ya ha sido fabricado y probado en las tecnologías de fabricación de 28nm (28HPM y 28HP) de TSMC.
“Estamos felices de ser los primeros en ofrecer el controlador de memoria DDR4 probado en silicio y PHY IP ,que permitirá a nuestros clientes exceder los requisitos de energía y rendimiento en su próxima generación de SoCs con menor riesgo”, dijo Marc Greenberg, el director de productos de marketing de Cadence Design Systems.
La tecnología DDR4 tendrá una frecuencia un 50% superior a la proporcionada actualmente por los módulos DDR3 y también requerirá un 60% menos energía por bit.
Esto básicamente se traduce en una reducción de un 40% en el consumo energético, pero esta no es la única ventaja.
El aumento de frecuencia también permitirá un ancho de banda más grande, pero cualquier adición a la frecuencia viene con latencias mejoradas.
Los controladores de memorias DDR4 permitirán duplicar la capacidad de memoria en comparación con los controladores DDR3 estándar.
La DDR4 PHY presentada por Cadence Design Systems viene con unos datos que demostraron exceder las especificaciones iniciales del proyecto DDR-2400.
Cadence Design Systems también demostró un funcionamiento interoperable con los estándares actuales DDR3 y DDR3L.
Una implementación PHY móvil de bajo consumo, totalmente digital, también fue probada en la tecnología de 28HPM de TSMC y ésta trae velocidades que exceden las especificaciones oficiales de los estándares DDR3-1600 y DDR3-1866.
HPM, la abreviatura de “alto rendimiento para aplicaciones móviles”, es el proceso de fabricación de 28nm de TSMC, que fue optimizado para aumentar el rendimiento.
Este diseño también supera la velocidad máxima de transferencia de datos especificada para el estándar LPDDR2 de bajo consumo, lo que permite a los fabricantes integrar tecnologías energéticamente eficientes en diseños móviles de última generación.