Toshiba y su aliado estratégico, Western Digital, están preparando una memoria flash 3D NAND con una densidad de 128 capas.
Dentro de la nomenclatura de Toshiba el chip será llamado BiCS-5. Curiosamente, a pesar de la densidad espacial, el chip implementará TLC (3 bits por celda) y no el reciente QLC (4 bits por celda). Esto probablemente sea porque los fabricantes de memorias NAND todavía están asustados por los bajos rendimientos de los chips QLC. A pesar de eso, el chip tiene una densidad de data de 512Gb. Con 33% más de capacidad que los chips de 96 capas, los nuevos chips podrían comenzar su producción comercial en 2020-2021.
Se reporta que el chip BiCS-5 utilizaría un diseño de 4 planos. Cada plano puede ser accedido de forma independiente a diferencia de los chips BiCS-4 con un diseño de 2 planos. Esto duplicaría la velocidad de escritura por unidad de 66MB/s a 132MB/s.
Fuente: TechPowerUp