Tiger Lake-U tendrá un aumento del 50% en su capacidad de caché L3, subiendo de 8MB a 12MB, según un hallazgo publicado por InstLatX64 en Twitter. Esto significa un aumento de 3MB por núcleo.
Como se esperaba, estos Tiger Lake-U serán procesadores de cuatro núcleos con hyperthreading. La imagen compartida revela que la muestra de ingeniería corría a 3,4GHz, una frecuencia decente para un modelo de prueba.
#Intel TigerLake-U (Willow Cove, Gen12 GPU) Bootlog CPUID 860C0:https://t.co/CS6hfAvJZE
4c/8t, 1000->3400MHz, 12MB L3, all AVX512* pic.twitter.com/gjVO2IAx0f— InstLatX64 (@InstLatX64) September 16, 2019
La imagen también muestra los sets de instrucciones soportados. Esto confirma el soporte de AVX-512 al igual que Sunny Cove, pero no parece estar la instrucción avx512_bf, lo cual indicaría que soporta bfloat16 al igual que los procesadores Cooper Lake Xeon anunciados el mes pasado.
[buscador_producto_mejor_precio id_producto=»2015″]
El cambio del caché coincide con el rediseño que Intel anunció con Willow Cove, la arquitectura que llevarán los núcleos de Tiger Lake, aunque el rediseño implicaría más cambios que solo el aumento de tamaño. Por ejemplo, un mayor caché tendría mayor latencia, por lo que debería modificarse para mantener un buen rendimiento.
Tiger Lake se lanzará el próximo año, e incluirá las nuevas gráficas integradas Gen 12 Xe.
¿Qué opinan de esta mejora en los nuevos procesadores de Intel?
Fuente: Tom’s Hardware
