Un grupo de investigadores de Arabia Saudí y Singapur ha desarrollado un sistema en el que dos transistores pueden comportarse como una neurona humana, lo que podría revolucionar el diseño de chips y mejorar la eficiencia energética en el entrenamiento de inteligencia artificial. Este avance abre la puerta a nuevas arquitecturas inspiradas en el cerebro humano, justo cuando el sector tecnológico comienza a chocar con los límites del hardware actual y la disponibilidad de datos para entrenar modelos de gran escala.
Transistores que imitan el comportamiento neuronal
El desarrollo parte de una necesidad crítica, hacer más eficiente el hardware para IA, que actualmente requiere altos consumos de energía y millones de transistores por chip. En este contexto, los investigadores lograron que un solo transistor operando en modo punch-through funcione como una sinapsis artificial. Ajustando el voltaje de entrada, pudieron controlar la actividad eléctrica y simular el comportamiento de una neurona biológica.
Al agregar un segundo transistor, el sistema ganó estabilidad y logró mantener su funcionamiento durante 10 millones de ciclos de reloj, una cifra aceptable para prototipos experimentales. Lo más destacado es que esta solución puede implementarse utilizando tecnología CMOS estándar, facilitando su integración en futuras generaciones de chips.
Un camino hacia hardware neuromórfico
La propuesta de estos científicos apunta a crear redes neuronales artificiales dentro de un chip físico, utilizando una fracción del espacio y energía que requieren las arquitecturas actuales. Además, podría reemplazar parte de la memoria RAM estática, ya que este sistema reduciría el número de transistores necesarios por célula de memoria (de 6 a 2), abaratando el coste por bit y el consumo energético.
No obstante, la tecnología aún enfrenta desafíos: aunque estable en pruebas controladas, los 10 millones de ciclos de reloj resultan insuficientes para procesos exigentes como los actuales entrenamientos de LLMs, y existe riesgo de errores. Aun así, este avance representa un paso concreto hacia hardware neuromórfico más eficiente y escalable, en un momento donde la industria busca alternativas a la arquitectura tradicional de von Neumann.
Fuente: Artechnica
